PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-152360

(43) Date of publication of application: 31.05.1994

(51)Int.CI.

H03K 17/60

(21)Application number: 04-293370

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

30.10.1992


(72)Inventor: SATOKATA AKIHIKO

(54) SWITCHING CIRCUIT WITH CLAMPING FUNCTION

(57)Abstract:

PURPOSE: To provide a switching circuit having a clampling function which is appropriate for integration without constituting a parasitic element.

CONSTITUTION: The switching circuit is constituted of the 1st transistor (TR) Q2 connecting its collector to a power supply V+ through a diode D1 and a resistor R1 and connecting its emitter to a reference potential (V-) through a resistor R2 so as to be driven by an input signal (Vin), the 2nd TR Q1 connecting its base, emitter and collector respectively to the anode of the diode D1, the power supply V+ and an output terminal Vo and the 3rd TR Q3 connecting its base, emitter and collector respectively to the collector of the TR Q2, the collector of the TR Q1 and the emitter of the TR Q2 so as to be controlled at its drive by the collector potential of the TR Q2, branch a prescribed current from an output current and allow the branched current to flow into the reference potential.



LEGAL STATUS

[Date of request for examination]

15.10.1999

[Date of sending the examiner's decision of

rejection] [Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3194798

[Date of registration]

01.06.2001

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-152360

(43)公開日 平成6年(1994)5月31日

(51)IntCl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 17/60

9184 - 5 J

H 0 3 K 17/60

Α

審査請求 未請求 請求項の数1(全 5 頁)

(21)出顯番号

特願平4-293370

(22)出願日

平成 4年(1992)10月30日

(71)出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 里方 昭彦

東京都渋谷区幡ヶ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 クランプ機能付きスイッチ回路

(57)【要約】

【目的】本発明は、寄生素子が構成されることがなく、 集積化に好適する、クランプ機能を有するスイッチ回路 を提供することを目的とする。

【構成】本発明は、入力信号(V in)により駆動されるトランジスタQ2のコレクタがダイオードD1及び抵抗R1を介して電源V+に接続され、そのエミッタが抵抗R2を介して、基準電位(V-)に接続され、またトランジスタQ1は、ベースがダイオードD1のアノードに接続され、エミッタが電源V+に接続され、コレクタには出力端子Voが設けられ、さらにベースがトランジスタQ2のコレクタに接続され、モのエミッタが前記トランジスタQ1のコレクタに接続され、コレクタがトランジスタQ2のエミッタに接続され、カランジスタQ2のコレクタ電位により駆動制御されて、出力電流から所定の電流を分岐し基準電位に流すトランジスタQ3により構成されるスイッチ回路である。



【特許請求の範囲】

【請求項1】 入力信号により駆動し、コレクタがダイ オード及び第1の抵抗を介し電源に接続され、エミッタ が第2の抵抗を介して基準電位に接続される第1のトラ ンジスタと、

前記ダイオードのアノードにベースが接続され、第1の トランジスタの駆動に応動して、予め定められた電位を 出力する若しくは、オープン状態に切り替えられる第2 のトランジスタと、

前記第1のトランジスタのコレクタにベースが接続さ れ、前記第2のトランジスタのコレクタにエミッタが接 続され、前記第1のトランジスタのエミッタにコレクタ が接続され、前記第1のトランジスタのオン時に、第2 のトランジスタのコレクタ側の電位を一定電位に制御す る第3のトランジスタとを具備することを特徴とするク ランプ機能付きスイッチ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、出力電圧を所定値に制 御するクランプ機能を有するスイッチ回路に関する。

[0002]

【従来の技術】図2には、従来のPNP形トランジスタ を用いたスイッチ回路を示す。このスイッチ回路におい ては、入力信号 (Vin) により駆動するトランジスタQ 2のコレクタが抵抗R1を介して電源V+ に接続され、 エミッタが抵抗R2を介して基準電位(V-)に接続さ れ、さらに、トランジスタQ1のベースが前記トランジ スタQ2のコレクタに接続され、そのエミッタが前記電 源V+ に接続され、そのコレクタに出力端子Voが設け られて構成されている。

【0003】このようなスイッチ回路において、入力信 号の電位Vinが、"High"の時に前記トランジスタ Q2をオンし、"Low"の時に該トランジスタQ2を 完全にカットオフするようにレベルに設定されている。 ここで、入力電位Vinが"High"の時に、前記トラ ンジスタQ2は、次式に示すような電流が流れる。

[0004]

【数1】

$$I_{C2} = \frac{V_{1n} - V_{BE(Q2)}}{R2}$$
 … (1) この電位が 40 【0011】 * 【数2】 $V_{+} - V_{BE(Q1)} - V_{BE(D1)} + V_{BE(D2)}$

 $= V_{+} - V_{RE}$

になった時点で、帰還電流 I c4が流れ始め、結局、出力 電位 Vout は、前記(2)式で求められる値に固定さ れ、前記トランジスタQ1が飽和することがない。ま た、前記トランジスタQ2がオンした時の各電流の関係 は次式のようになる。

[0012]

V+ から流れ、残りのすべての電流は、トランジスタQ 1のベース電流になる。ここで、前記トランジスタQ1 の電流増幅率を β とすると、出力電流 I out は、 $\beta \times I$ в」となるが出力電圧端子Voに接続される負荷が大きい 場合に、出力電位Vout の電位はV+ に近付き、前記ト ランジスタQ1は、飽和状態になる。なお、この場合、 ベース電流 Івіが増えることによって、前記トランジス PQ1の見掛上のBが下がる。特に集積化された回路の 10 場合には、寄生トランジスタが動作し始め、基板内に電 流が流れる。 【0006】一方、入力電位Vinが"Low"の場合、

*【0005】この電流の一部は抵抗R1を経由して電源

前記トランジスタQ1はカットオフするため、該トラン ジスタQ1のベース電位は、V+ になり、該トランジス タQ1はカットオフする。従って、出力電圧端子Vo は、オープン状態になり、接続される負荷によって決ま る電位になる。

【0007】このように、入力信号の電位Vinによって 出力の電位は、"High" (ほぼV+) から"Lo 20 w" (負荷で決まる電位)に変わることができ、トラン ジスタQ1はあたかもスイッチ素子のように動作する。 【0008】しかし前述したように、前記トランジスタ Q1が飽和すると、基板内に電流が流れ、そのレベルに よっては、他のデバイスに悪影響を与える場合がある。 さらに飽和になることによって、前記トランジスタQ1 のベース領域に蓄積される過剰電荷により、該トランジ スタQ1のオフ時のスピードが遅くなるという問題もあ る。

【0009】そこで、図3に示すようなスイッチ回路に より、前述した問題を解決していた。このスイッチ回路 は、図2に示した回路構成に、トランジスタQ1のベー スとトランジスタQ2のコレクタ間にトランジスタから なるダイオードD1、トランジスタQ1のコレクタとト ランジスタQ2のコレクタ間にトランジスタからなるダ イオードD2が追加された回路である。

【0010】この構成においては、前記トランジスタQ 2がオンして電流が流れると、前記トランジスタQ1の コレクタ電位すなわち、出力電位は、上昇し始めるが、 この電位が

 \cdots (2)

【数3】 $I_{R1} + I_{n1} + I_{C4} = I_{C2}$ $I_{OUT} = I_{C1} - I_{C4}$ $I_{C1} = \beta \cdot I_{R1}$

50 従って、

3

【0013】 【数4】

$$I_{C4} = \frac{\beta (I_{C2} - I_{R1}) - I_{OUT}}{\beta + 1} \cdots (3)$$

*が得られる。ここで、 β が1に比べて十分大きいものとすると、(3)式は、

*

$$I_{C4} = (I_{C2} - I_{R1}) - I_{OUT} / \beta$$

$$\therefore I_{C4} = [(V_{IN} - V_{RE}) / R 2 - I_{R1}] - I_{OUT} / \beta \qquad \cdots (4)$$

となる。

[0015]

【発明が解決しようとする課題】しかし、前述したスイッチ回路は、従来、クランプ回路として、一般的に利用されていた構成であるが、集積度を高めた集積回路(IC)に採用して、積層構造に組み入れた場合には、次のような問題が発生する。

【0016】まず、図3に示したダイオードD2を図4 (a)に示すようなNPNトランジスタで構成した場合 には、トランジスタQ2がオフすると、前記トランジス タQ2のコレクタ電位Vcが上昇する。この時、出力電 位Vout の電位が低いと、ダイオードD2に掛かる逆バ 20 イアスが大きくなり、トランジスタのエミッタ・ベース 接合間がプレークダウンを起こし、誤動作を引き起こす 可能性がある。

【0017】また、前記ダイオードD2を図4(b)に示すようなPNPトランジスタで構成した場合には、トランジスタQ2がオフすると、前記トランジスタQ2のコレクタ電位Vcが上昇する。前記NPNトランジスタの場合と同様に、出力電位Voutの電位が低いと、ダイオードD2に掛かる逆バイアスが大きくなる。この時、ダイオードD2として用いられるトランジスタのコレク 30夕電位がエミッタ電位よりも高くなるが、場合によっては、エミッタ電極がゲートとして働き、エミッタ及びコレクタをソース、ドレインとするPMOSが構成され動作する可能性があり、誤動作を引き起こす可能性がある。そこで本発明は、寄生素子が構成されることがなく、集積化に好適する、クランプ機能を有するスイッチ回路を提供することを目的とする。

[0018]

【課題を解決するための手段】本発明は上記目的を達成するために、入力信号により駆動し、コレクタがダイオ 40 ード及び第1の抵抗を介し電源に接続され、エミッタが第2の抵抗を介して基準電位に接続される第1のトランジスタと、前記ダイオードのアノードにベースが接続され、第1のトランジスタの駆動に応動して、予め定められた電位を出力する若しくは、オープン状態に切り替えられる第2のトランジスタと、前記第1のトランジスタのコレクタにエミッタが接続され、前記第1のトランジスタのコレクタにエミッタが接続され、前記第1のトランジスタのコレクタ 50

側の電位を一定電位に制御する第3のトランジスタとを 10 構成されたクランプ機能付きスイッチ回路を提供する。

[0019]

【作用】以上のような構成のスイッチ回路は、第1のトランジスタがオンした時には、第2のトランジスタのコレクタ電位が上昇しようとするが、第3のトランジスタのオンにより、エミッタに電流が流れ始め、コレクタを通って前記第1のトランジスタのエミッタへ帰還される。また、第1のトランジスタがオフになった時には、第3のトランジスタのコレクタ電位が常に最低電位になるため、コレクタとエミッタの電位が逆転せず、寄生のPMOSによる誤動作が発生されない。

[0020]

【実施例】以下、図面を参照して本発明の実施例を詳細 に説明する。

【0021】図1には、本発明による実施例としてのス イッチ回路の構成を示し説明する。このスイッチ回路に おいて、入力信号(Vin)により駆動されるトランジス タQ2は、コレクタがダイオードD1のカソードに接続 され、エミッタが抵抗R2を介して、基準電位(V-) に接続される。前記ダイオードD1のアノードは抵抗R 1を介して、電源V+ に接続される。また、トランジス タQ1は、ベースが前記ダイオードD1のアノードに接 続され、エミッタが前記電源V+ に接続され、コレクタ には出力端子Voが設けられている。さらにベースが前 記トランジスタQ2のコレクタに接続され、そのエミッ タが前記トランジスタQ1のコレクタに接続され、コレ クタが前記トランジスタQ2のエミッタに接続され、前 記トランジスタQ2のコレクタ電位により駆動制御され て、出力されるべき電流から所定の電流を分岐して、抵 抗R2を介して基準電位に流すトランジスタQ3が設け られている。

【0022】このように構成されたスイッチ回路において、トランジスタQ2がオンした時には、前述したように電流が流れると、前記トランジスタQ1のコレクタ電位すなわち、出力電位Voutが上昇しようとするが、

[0023]

【数6】

$V_{OUT} = V_{+} - V_{BE}$

タのコレクタにエミッタが接続され、前記第1のトラン になった時点で、トランジスタQ3のエミッタに電流が ジスタのエミッタにコレクタが接続され、前記第1のト 流れ始める。この電流は、コレクタを通って前記トラン ランジスタのオン時に、第2のトランジスタのコレクタ 50 ジスタQ2のエミッタへ帰還される。前記トランジスタ

Q3のベース電流 IB4を無視すると、各電流の関係は次 式のようになる。

[0024] 【数7】

$$I_{OUT} = I_{C1} - I_{C4}$$

$$I_{R1} + I_{B1} = I_{C2}$$

$$I_{C1} = \beta \cdot I_{B1}$$

$$I_{C2} + I_{C4} = (V_{IN} - V_{BP}) / R 2$$

したがって、

$$I_{C4} = \frac{\beta [(V_{IN} - V_{BE}) / R 2 - I_{R1}] - I_{OUT}}{\beta + 1} \cdots (5)$$

が得られる。ここで、βが1より十分大きいとすると (5) 式は、次式のようになる。

[0025]

【数8】

 $I_{C4} = [(V_{in} - V_{RE}) / R 2 - I_{R1}] - I_{OUT} / \beta \cdots (6)$ 【0026】この(8)式は、従来例に示した(4)式 と同等である。また、前記トランジスタQ2がオフにな った時に、コレクタの電位Vcは、上昇していくが、同 20 時に、前記トランジスタQ3のコレクタ電位がV-にな る。

【0027】以上のように本実施例のスイッチ回路は、 前記トランジスタQ3のコレクタ電位が前記トランジス タQ2がオフになったときでも、常に最低電位になるた め、コレクタとエミッタの電位が逆転することはなく、 コレクタとエミッタの電位が逆転することにより発生し た寄生のPMOSが構成されず、誤動作が発生しない。 【0028】また本実施例は、出力段にPNPトランジ スタを用いたが、これに限定されるものではなく、NP 30 Q1,Q2,Q3…トランジスタ、D1,D2…ダイオ Nトランジスタを用いても同様な効果が得られ、他にも 発明の要旨を逸脱しない範囲で種々の変形や応用が可能

であることは勿論である。

[0029]

【発明の効果】以上詳述したように本発明によれば、寄 生素子が構成されることがなく、集積化に好適する、ク ランプ機能を有するスイッチ回路を提供することができ

6

【図面の簡単な説明】

【図1】図1は、本発明による実施例としてのスイッチ 回路の構成を示す図である。


【図2】図2は、従来のPNP形トランジスタを用いた スイッチ回路の構成を示す図である。

【図3】図3は、図2に示したスイッチ回路の問題を解 決するように構成されたスイッチ回路の構成例を示す図 である。

【図4】図4は、ダイオードをNPNトランジスタ及び PNPトランジスタで構成した接続例を示す図である。 【符号の説明】

ード、R1、R2…抵抗。

【図1】



【図2】

